

2614⁷
289/02

DEC 27 2001

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: H. Beintken et al.
 Serial No.: 09/894,988 Group No.: 2614
 Filed: June 28, 2001 Examiner: Not Yet Assigned
 For: METHOD AND DEVICE FOR OUTPUTTING A DATASTREAM
 PROCESSED BY A PROCESSING DEVICE

RECEIVED.

DEC 31 2001

Technology Center 2600

Assistant Commissioner for Patents
 Washington, D.C. 20231


TRANSMITTAL OF CERTIFIED COPIES

Attached please find the certified copy of the foreign application from which priority is claimed for this case:

Country: Germany
 Application Number: 100 35 965.5
 Filing Date: 24 July 2000

Country:
 Application Number:
 Filing Date:

WARNING: "When a document that is required by statute to be certified must be filed, a copy, including a photocopy or facsimile transmission of the certification is not acceptable." 37 C.F.R. 1.4(f) (emphasis added).



SIGNATURE OF PRACTITIONER

Reg. No. 33,860

Peter F. Corless

(type or print name of practitioner)

Tel. No. (617) 439-4444

EDWARDS & ANGELL, LLPP.O. Box 9169

P.O. Address

Boston, Massachusetts 02209Customer No.

#119328

NOTE: "The claim to priority need be in no special form and may be made by the attorney or agent, if the foreign application is referred to in the oath or declaration, as required by § 1.63." 37 C.F.R. 1.55(a).

CERTIFICATE OF MAILING (37 C.F.R. 1.8a)

I hereby certify that this paper (along with any paper referred to as being attached or enclosed) is being deposited with the United States Postal Service on the date shown below with sufficient postage as first class mail in an envelope addressed to the Assistant Commissioner for Patents, Washington, D.C. 20231.

Date: 11/20/01

Susan M. Dillon
 (type or print name of person mailing paper)

Susan M. Dillon
 Signature of person mailing paper

BUNDESREPUBLIK DEUTSCHLAND



RECEIVED
DEC 31 2001
Technology Center 2600



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen: 100 35 965.5
Anmeldetag: 24. Juli 2000
Anmelder/Inhaber: Infineon Technologies AG,
München/DE
Bezeichnung: Verfahren und Vorrichtung zum Ausgeben eines
von einer Verarbeitungseinrichtung verarbeiteten
Datenstroms
IPC: G 06 F, H 04 N, H 03 M

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ur-sprünglichen Unterlagen dieser Patentanmeldung.

München, den 23. Mai 2001
Deutsches Patent- und Markenamt
Der Präsident
Im Auftrag

CERTIFIED COPY OF
PRIORITY DOCUMENT

Beschreibung

Verfahren und Vorrichtung zum Ausgeben eines von einer Verarbeitungseinrichtung verarbeiteten Datenstroms

5

Die vorliegende Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruches 1 bzw. eine entsprechende Vorrichtung nach dem Oberbegriff des Anspruches 7 zum Ausgeben eines von einer Verarbeitungseinrichtung, insbesondere einem Au-

10 diodecoder, verarbeiteten Datenstroms.

Für die Übertragung von digitalen Video- und Audiodaten setzt sich zunehmend der so genannte MPEG-Standard („Moving Pictures Experts Group“) durch. Dabei handelt es sich um einen 15 Standard zur Codierung bzw. Komprimierung von digitalen Video- und Audiodaten.

MPEG-Decodierer, die im Zusammenhang mit einer digitalen Fernsehübertragung in digitalen Fernsehempfängern verwendet 20 werden, benötigen eine Synchronisation mit dem sendeseitig arbeitenden MPEG-Codierer. Diese Synchronisation ist notwendig, um eine zeitkontinuierliche Ausgabe der decodierten Videobilder sowie des dazu gehörigen Audiosignals zu gewährleisten. Ferner hat die Synchronisation auch einen Einfluss auf 25 die Größe der im Sender bzw. Empfänger verwendeten Eingangs- und Ausgangsbuffer. Gemäß dem MPEG-Standard wird für den Codierer von einem virtuellen Buffermodell ausgegangen, wobei diesbezüglich angenommen wird, dass der Buffer auf einmal mit Daten beschrieben wird und die Daten auf einmal aus dem Buffer ausgelesen werden. Dieses virtuelle Buffermodell, welches jedoch nicht der Realität entspricht, wird ebenfalls von der 30 Synchronisation beeinflusst.

Zur Lösung des Problems der Synchronisation zwischen dem 35 MPEG-Codierer des Senders und dem MPEG-Decodierer des Empfängers sind verschiedene Ansätze bekannt. So werden mit dem MPEG-Datenstrom Synchroninformationen übertragen, welche in

den meisten Fällen dazu genutzt werden, um im Empfänger den Takt des MPEG-Decodierers auf den Takt des MPEG-Codierers bzw. des Senders zu synchronisieren. Hierzu wird im Empfänger mindestens ein entsprechend ausgestalteter Phasenregelkreis 5 („Phase Locked Loop“, PLL) benötigt, der in der Regel durch einen externen spannungsgesteuerten Oszillatator („Voltage Controlled Oscillator“, VCO) geschlossen wird, welcher entsprechend hohe Systemkosten verursacht. Da der MPEG-Datenstrom sowohl einen Video-Datenstrom als auch einen Audio-Datenstrom 10 umfasst, werden häufig sogar zwei separate Phasenregelkreise benötigt, wobei der eine dem Video-Datenstrom und der andere dem Audio-Datenstrom zugeordnet ist.

Eine weitere Möglichkeit ist die Verwendung eines freilaufenden, d.h. nicht-synchronisierten, Takts im Empfänger. In diesem Fall würde eine Abweichung zwischen der Taktfrequenz des sendeseitigen MPEG-Codierers und der Taktfrequenz des empfangsseitigen MPEG-Decodierers zu einem Überlauf („Overflow“) bzw. Unterlauf („Underflow“) der Ausgangsbuffer in den entsprechenden Video- und Audio-Ausgabeeinheiten führen. Die Taktfrequenzen des MPEG-Decodierers müssen also anderweitig an die Taktfrequenz des MPEG-Codierers gekoppelt werden. Für 15 den Video-Datenstrom sind diesbezüglich verschiedene Ansätze bekannt. Um die Füllstände der Ausgangsbuffer auszugleichen, 20 können beispielsweise einzelne Bildbereiche oder ganze Vollbilder weggelassen oder wiederholt werden. Ebenso ist es möglich, einzelne Bildzeilen bzw. die entsprechenden Videodaten einzufügen oder wegzulassen. Diese Mechanismen sind jedoch 25 auf den Audio-Datenstrom nicht anwendbar, da jedes Weglassen oder Hinzufügen von Audiodaten zu einer Verschlechterung des Signal-Rausch-Abstands und damit zu einem hörbaren Knacken 30 führen würde. Derartige Störungen könnten zwar mit sehr aufwendigen Algorithmen minimiert, jedoch nie ganz beseitigt werden.

35

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren sowie eine entsprechende Vorrichtung zum Ausge-

ben eines von einer Verarbeitungseinrichtung, insbesondere einem MPEG-Decodierer, verarbeiteten Datenstroms, insbesondere eines Video-Datenstroms, vorzuschlagen, wobei die zuvor beschriebenen Probleme beseitigt sind und mit geringem Aufwand eine zuverlässige Synchronisation des der Datenausgabe zugrunde liegenden Ausgabetachts in Bezug auf den Takt des Senders des Datenstroms gewährleistet werden kann.

Dieser Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruches 1 bzw. eine Vorrichtung mit den Merkmalen des Anspruches 7 gelöst. Die Unteransprüche definieren bevorzugte und vorteilhafte Ausgestaltungen der vorliegenden Erfindung.

Erfindungsgemäß wird als Ausgabetakt ein freilaufender Takt verwendet. In den Ausgangspfad des von einer bestimmten Verarbeitungseinrichtung, insbesondere einem MPEG-Decodierer, verarbeiteten Datenstroms wird eine Speichereinrichtung, insbesondere eine Stapspeichereinrichtung in Form eines FIFO-Speichers („First In First Out“), integriert. Der Füllstand dieser Speichereinrichtung wird benutzt, um den Ausgabetakt davon abhängig einzustellen. So kann der Ausgabetakt beispielsweise zwischen zwei unterschiedlichen Werten hin und her geschaltet werden, wobei der eine Ausgabetaktwert kleiner als die minimale Taktfrequenz des Datenstroms und der andere Ausgabetaktwert größer als die maximale Taktfrequenz des Datenstroms ist.

Um eventuellen Jitter im Umschaltzeitpunkt zu minimieren, kann anstelle eines harten Umschaltens zwischen diesen beiden Ausgabetaktwerten auch eine kontinuierliche Anpassung der Ausgabetaktfrequenz verwendet werden („Frequenzsweep“).

Die vorliegende Erfindung kann insbesondere in einem MPEG-Decodierer zur Decodierung eines MPEG-Datenstroms, insbesondere eines MPEG-Audio-Datenstroms, eingesetzt werden. Die Erfindung nutzt dabei die Vorteile eines freilaufenden Taktsy-

stems, nämlich den Verzicht auf eine Taktregelung im eigentlichen Sinne, sondern die Verwendung eines stabilen Takts, weniger Analogteile, einfachere Testbarkeit und bessere Reproduzierbarkeit, ohne die zuvor beschriebenen Nachteile im Audiopfad, nämlich das Auftreten eines hörbaren Knackens oder die Verwendung aufwendiger Algorithmen zur Beseitigung derartiger Störungen, zu erzeugen. Der Ausgabetakt wird nicht mit Hilfe einer aufwendigen Phasenregelkreisschaltung erzeugt, sondern kann beispielsweise durch einen einfachen Zweipunktregler erzeugt werden, welcher z.B. durch den Füllstand eines FIFO-Speichers kontrolliert wird.

Selbstverständlich ist die vorliegende Erfindung jedoch nicht auf diesen bevorzugten Anwendungsfall beschränkt, sondern kann allgemein auf jede beliebige Datenart, beispielsweise auch auf Videodaten, angewendet werden, die auch von einer anderen Verarbeitungseinrichtung als einen Decodierer ausgegeben werden können.

Die vorliegende Erfindung wird nachfolgend näher anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung erläutert.

Fig. 1 zeigt ein Blockschaltbild einer Vorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, und

Fig. 2 zeigt ein Blockschaltbild einer Vorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.

Die vorliegende Erfindung wird nachfolgend anhand einer Anwendung in einem MPEG-Decodierer, insbesondere im Zusammenhang mit der Decodierung eines MPEG-Audio-Datenstroms, erläutert. Der MPEG-Videopfad bzw. MPEG-Video-Datenstrom kann beispielsweise wie zuvor anhand des Stands der Technik für den Freilauffall beschrieben geregelt werden.

In Fig. 1 ist ein Audiodecodierer 1 eines MPEG-Decodierers dargestellt, dem als Eingangsdaten „in“ die Daten eines von einem MPEG-Codierer codierten und von einem entsprechenden Sender gesendeten MPEG-Audio-Datenstroms zugeführt werden.

- 5 Der Audiodecodierer 1 erzeugt demzufolge decodierte Audiodaten, die einem Zwischenspeicher 2 zugeführt werden, der bei dem dargestellten Ausführungsbeispiel in Form eines FIFO-Stapelspeichers ausgestaltet ist. Die von dem Audiodecodierer 1 in den FIFO-Speicher 2 geschriebenen Daten werden somit von
10 dem FIFO-Speicher 2 in der Reihenfolge ihres Einschreibens als Ausgabedaten „out“ ausgegeben, d.h. die zuerst in den FIFO-Speicher 2 geschriebenen Daten werden auch wieder als erstes ausgegeben.
- 15 Der Audiodecodierer 1 wird mit einer Taktfrequenz clkmax betrieben, die größer als die maximale Taktfrequenz des entsprechenden MPEG-Codierers ist. Ebenso wird das Einlesen der decodierten Audiodaten von dem Audiodecodierer 1 in den FIFO-Speicher 2 mit einer Taktfrequenz $\text{clkin} = \text{clkmax}$ durchgeführt.
20

- Das Auslesen bzw. Ausgeben der decodierten Audiodaten aus dem FIFO-Speicher 2 wird hingegen mit einer variablen Taktfrequenz clkout durchgeführt. Zu diesem Zweck ist eine Steuereinheit 3 vorgesehen, welche kontinuierlich durch Auswertung des FIFO-Pointers den Füllstand des FIFO-Speichers 2 überwacht und die Ausgabetaktfrequenz clkout durch entsprechende Ansteuerung eines steuerbaren Schalters 4 zwischen der Taktfrequenz clkmax und einer zweiten Taktfrequenz clkmin umschaltet. Die Taktfrequenz clkmin ist dabei derart gewählt, dass sie kleiner als die minimale Codiertaktfrequenz des entsprechenden MPEG-Codierers ist.

- Stellt die Steuereinheit 3 fest, dass der Füllstand des FIFO-Speichers 2 unterhalb eines bestimmten Grenzwerts ist, wird der steuerbare Schalter 4 derart angesteuert, dass als Ausgabetakt clkout der kleinere Takt clkin , welcher wie beschrie-

ben kleiner als die minimale Sendertoleranz ist, verwendet wird. Ist hingegen der Füllstand des FIFO-Speichers 2 größer als dieser Grenzwert, steuert die Steuereinheit 3 den Schalter 4 derart, dass als Ausgabetakt clkout die Frequenz 5 clkmax, welche größer als die maximale Sendertoleranz ist, verwendet wird.

Um einen eventuell bei dem in Fig. 1 gezeigten Ausführungsbeispiel im Umschaltzeitpunkt auftretenden Jitter zu minimieren, kann anstelle eines harten Umschaltens zwischen den 10 Taktfrequenzen clkmin und clkmax auch ein kontinuierlicher Frequenzübergang im Sinne eines Frequenzsweep vorgesehen sein. Ein entsprechendes Ausführungsbeispiel ist in Fig. 2 dargestellt.

15 Wie aus Fig. 2 ersichtlich ist, wird als Betriebstakt des Audiodecodierers 1 sowie als Einlesetakt clkin des FIFO-Speichers 2 wieder der Takt clkmax verwendet, welcher größer als der maximale Codiertakt des entsprechenden MPEG-Codierers 20 ist. Dieser Takt clkmax wird von einer Takterzeugungseinheit 5 aus einem vorgegebenen Systemtakt abgeleitet. Auch bei dem in Fig. 2 gezeigten Ausführungsbeispiel ist eine Steuereinheit 3 vorgesehen, die kontinuierlich durch Überwachung des FIFO-Pointers den Füllstand des FIFO-Speichers 2 feststellt und davon abhängig die Takterzeugungseinheit 5 triggert, um entsprechend den Ausgabetakt clkout des FIFO-Speichers 2 in Abhängigkeit von dem Füllstand des FIFO-Speichers 2 einzustellen. Dabei kann der Ausgabetakt clkout zwischen dem Takt clkmin, welcher kleiner als der minimale Codiertakt ist, und 25 dem Takt clkmax, welcher größer als der maximale Codiertakt ist, schwanken, wobei insbesondere der Ausgabetakt clkout kontinuierlich mit zunehmendem Füllstand des FIFO-Speichers 2 erhöht wird.

30 Da die Toleranzen des Senders und damit die Abweichung zwischen den Taktfrequenzen clkmin und clkmax sehr gering sind und beispielsweise im Bereich ± 30 ppm („parts per million“)

liegen, ist auch die erforderliche Änderung der Ausgabefrequenz clkout sehr gering. Der Einfluss der Änderung der Ausgabefrequenz auf die Tonwiedergabe ist daher vernachlässigbar.

5

Der Füllstand des FIFO-Speichers 2 kann beispielsweise darüber hinaus auch zur Entscheidung herangezogen werden, ob auch im Videopfad eine entsprechende Korrektur der Ausgabebuffer, wie sie eingangs anhand des Stands der Technik für den Freilauffall beschrieben worden ist, vorgenommen werden muss oder nicht.

10

Patentansprüche

1. Verfahren zum Ausgeben eines von einer Verarbeitungseinrichtung (1) verarbeiteten Datenstroms,
5 wobei der von der Verarbeitungseinrichtung (1) verarbeitete Datenstrom mit einem bestimmten Ausgabetaakt (clkout) ausgegeben wird,
dadurch gekennzeichnet,
dass der von der Verarbeitungseinrichtung (1) verarbeitete
10 Datenstrom einer Speichereinrichtung (2) zugeführt wird,
dass der Füllstand der Speichereinrichtung (2) überwacht
wird, und
dass abhängig von dem Füllstand der Speichereinrichtung (2)
der Ausgabetaakt (clkout), mit dem die Daten des Datenstroms
15 aus der Speichereinrichtung (2) ausgegeben werden, eingestellt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
20 dass die Daten des von der Verarbeitungseinrichtung (1) verarbeiteten Datenstroms mit einem bestimmten Schreibtakt
(clkin) in die Speichereinrichtung (2) geschrieben werden,
welcher größer als der maximale Takt des der Verarbeitungseinrichtung (1) zugeführten Datenstroms (in) ist.
25
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass der Ausgabetaakt (clkout) abhängig vom Füllstand der Speichereinrichtung (2) zwischen einem ersten Ausgabetaakt
30 (clkmin) und einem zweiten Ausgabetaakt (clkout) verändert wird, wobei der erste Ausgabetaakt (clkmin) kleiner als der minimale Takt des der Verarbeitungseinrichtung (1) zugeführten Datenstroms ist, während der zweite Ausgabetaakt (clkmax) größer als der maximale Takt des der Verarbeitungseinrichtung (1) zugeführten Datenstroms (in) ist.

4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet,
dass als Ausgabetakt (clkout) der erste Ausgabetakt (clkmin)
verwendet wird, falls der Füllstand der Speichereinrichtung
5 (2) kleiner als ein vorgegebener Grenzwert ist, während als
Ausgabetakt (clkout) der zweite Ausgabetakt (clkmax) verwen-
det wird, falls der Füllstand der Speichereinrichtung (2)
größer als der Grenzwert ist.
- 10 5. Verfahren nach Anspruch 3,
dadurch gekennzeichnet,
dass der Ausgabetakt (clkout) kontinuierlich in Abhängigkeit
vom Füllstand der Speichereinrichtung (2) angepasst wird, wo-
bei der Ausgabetakt (clkout) mit zunehmendem Füllstand der
15 Speichereinrichtung (2) erhöht wird.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
dass als Speichereinrichtung (2) ein Stapspeicher, insbe-
20 sondere ein FIFO-Speicher, verwendet wird.
7. Vorrichtung zum Ausgeben eines von einer Verarbeitungs-
einrichtung (1) verarbeiteten Datenstroms,
wobei die Daten des Datenstroms (in) der Verarbeitungsein-
richtung (1) mit einem bestimmten Eingabetakt zugeführt und
25 mit einem bestimmten Ausgabetakt (clkout) auszugeben sind,
dadurch gekennzeichnet,
dass eine Speichereinrichtung (2) vorgesehen ist, welcher der
von der Verarbeitungseinrichtung (1) verarbeitete Datenstrom
30 zugeführt ist, und
dass eine Steuereinrichtung (3) zur Überwachung des Füll-
stands der Speichereinrichtung (2) vorgesehen ist, um abhän-
gig vom Füllstand der Speichereinrichtung (2) den Ausgabetakt
(clkout), mit dem die Daten des Datenstroms aus der Spei-
35 chereinrichtung (2) auszugeben sind, einzustellen.

8. Vorrichtung nach Anspruch 7,

d a d u r c h g e k e n n z e i c h n e t ,

dass die Daten des von der Verarbeitungseinrichtung (1) verarbeiteten Datenstroms der Speichereinrichtung (2) mit einem bestimmt Schreibtakt (clkin) zugeführt sind, welcher größer als der maximale Eingabetakt des der Verarbeitungseinrichtung (1) zugeführten Datenstroms (in) ist.

9. Vorrichtung nach Anspruch 7 oder 8,

10 d a d u r c h g e k e n n z e i c h n e t ,

dass die Steuereinrichtung (3) derart ausgestaltet ist, dass sie den Ausgabetakt (clkout) der Speichereinrichtung (2) abhängig vom Füllstand der Speichereinrichtung (2) zwischen einem ersten Ausgabetakt (clkmin) und einem zweiten Ausgabetakt (clkmax) verändert, wobei der erste Ausgabetakt (clkmin) kleiner als der minimale Eingabetakt des der Verarbeitungseinrichtung (1) zugeführten Datenstroms (in) ist, während der zweite Ausgabetakt (clkmax) größer als der maximale Eingabetakt des der Verarbeitungseinrichtung (1) zugeführten Datenstroms (in) ist.

10. Vorrichtung nach Anspruch 9,

d a d u r c h g e k e n n z e i c h n e t ,

dass eine von der Steuereinrichtung (3) angesteuerte Schalteinrichtung (4) vorgesehen ist,

25 wobei die Steuereinrichtung (3) die Schalteinrichtung (4) in Abhängigkeit von dem Füllstand der Speichereinrichtung (2) derart ansteuert, dass der Speichereinrichtung (2) über die Schalteinrichtung (4) als Ausgabetakt (clkout) der erste Ausgabetakt (clkmin) zugeführt wird, falls der Füllstand der Speichereinrichtung (2) kleiner als ein vorgegebener Grenzwert ist, während der Speichereinrichtung (2) als Ausgabetakt (clkout) der zweite Ausgabetakt (clkmax) zugeführt wird, falls der Füllstand der Speichereinrichtung (2) größer als 30 der Grenzwert ist.

11. Vorrichtung nach Anspruch 9,
dadurch gekennzeichnet,
dass eine von der Steuereinrichtung (3) angesteuerte Takter-
zeugungseinrichtung (5) vorgesehen ist, welche derart ausge-
staltet ist, dass sie in Abhangigkeit von der Ansteuerung
durch die Steuereinrichtung (3) den Ausgabetakt (clkout) der
Speichereinrichtung (2) entsprechend einstellt.
12. Vorrichtung nach Anspruch 11,
dadurch gekennzeichnet,
dass die Steuereinrichtung (3) die Takterzeugungseinrichtung
(5) derart ansteuert, dass der von der Takterzeugungseinrich-
tung (5) erzeugte Ausgabetakt (clkout) fur die Speicherein-
richtung (2) mit zunehmendem Fullstand der Speichereinrich-
tung (2) erhoht wird.
13. Vorrichtung nach einem der Anspruche 7-12,
dadurch gekennzeichnet,
dass die Speichereinrichtung (2) ein Stapspeicher, insbe-
sondere ein FIFO-Speicher, ist.
14. Vorrichtung nach einem der Anspruche 7-13,
dadurch gekennzeichnet,
dass die Verarbeitungseinrichtung eine Decodiereinrichtung,
insbesondere eine MPEG-Audio-Decodiereinrichtung zum Decodie-
ren eines MPEG-Audio-Datenstroms, ist.

Zusammenfassung

Verfahren und Vorrichtung zum Ausgeben eines von einer Verarbeitungseinrichtung verarbeiteten Datenstroms

5

Zur Synchronisation eines empfangsseitigen Decodierers, insbesondere eines MPEG-Audio-Decodierers (1), mit dem entsprechenden sendeseitig arbeitenden Codierer wird vorgeschlagen, die von dem Decodierer (1) decodierten Daten einem FIFO-Speicher (2) zuzuführen, wobei der Ausgabetakt (clkout), mit dem die Daten aus dem FIFO-Speicher (2) ausgelesen bzw. ausgegeben werden, in Abhängigkeit von dem Füllstand des FIFO-Speichers (2) eingestellt wird.

10 15 Fig. (1)

Bezugszeichenliste

1	Audiodecodierer	
2	FIFO-Speicher	
5	Steuereinheit	
4	steuerbarer Schalter	
5	Takterzeugungseinheit	
in	Eingangsdaten	
out	Ausgangsdaten	
10	clkin	Schreibtakt
	clkout	Ausgabetakt
	clkmax,	
	clkmin	Taktgrenzwerte




FIG. 1

BEST AVAILABLE COPY




FIG. 2